PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-129425

(43)Date of publication of application: 03.06.1991

(51)Int.CI.

G06F 7/00

(21)Application number: 02-184088

(71)Applicant: FUJITSU LTD

(22)Date of filing:

13.07.1990

(72)Inventor: SATO YOSHIYASU

SATO TAIZO

(30)Priority

Priority number: 01178930

Priority date: 13.07.1989


Priority country: JP

(54) BIT FIELD LOGIC OPERATION PROCESSOR AND MONOLITHIC MICROPROCESSOR EQUIPPED WITH THE SAME

(57)Abstract:

PURPOSE: To complete a logical operation processing accompanying by a mask processing within one machine cycle by providing a logical operation means, a mask pattern generating means, and a bit map arithmetic means.

CONSTITUTION: Source data A, distonation data B, and a function signal F are supplied to a logical operation part 38, and the logical operations of the data A, B are performed with the logical operation designated according to the signal F. Mask data D and mask data input size M are supplied to a mask pattern generating part 40, and a mask pattern MPG is generated in parallel with the processing at the logical operation part 38. At a bit map arithmetic part 42, either a logical operation value E or the distonation data B is selected at every bit according to the mask pattern MPG, and output data S is formed. In such a way, it is possible to execute the logical operation accompanying by the mask processing within one machine cycle.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本園特許庁(JP)

① 特許出願公開

@ 公 關 特 許 公 報(A)

平3-129425

®int. Cl. ⁵

識別記号

庁内整理番号

❷公開 平成3年(1991)6月3日

G 06 F 7/00

7/00 7530-5B G 08 F

Н

審査請求 未請求 請求項の数 11 (全10頁)

砂発明の名称

② 発明者

ピツトフィールド論理演算処理装置およびそれを具備するモノリシ

ツクマイクロブロセツサ

②特 願 平2-184088

②出 頭 平2(1990)7月13日

劉平1(1989)7月13日韓日本(JP)動拷顧 平1-178930 優先懷主張

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通炼式会社 勿出 蘇 人

神奈川県川崎市中原区上小田中1015番地

砂代 選 人 弁理士 青木 外 4 名

1. 発明の名称

ビットフィールド論理演算処理被置および

2. 特許請求の範囲

し、 ソースデータとディストネーションデータ との指定された論理演算を行なって論理演算結果 を出力する論環機関手段(1)と、

該論蓬浚算平段(1) の動作と並行してマスク 情報からピットマスクパターンを計算するマスク パターン生職手段(2)と、

誰ピットマスタパターンに従って各ピット位置 **毎に該論理資源結果または餃ディストネーション** データのいずれかを選択してマスクされた論理費 算補果として出力するピッドマップ凝算手段(3) とを具備することを特徴とするピットフィールド 拾珥淮箕処理簽歷。

2. 前記論理演算手段(1)と前記マスクバク ーン生成手段(2)とは、各直路ノードの電位が プリセットされるプリセッと期間を入力信号に応っ じた処理結果を出力するアクティブ期間とで処理 が遂行されるダイナミック回路構成にて構成され る請求項1配数の論環論算処理装置。

- 3. 前記論理演算手段(1)のブリセット期間 と前記マスクパターン生成手段 (2)のプリセッ ト期間とは同時に進行する結束項2記載のピット フィールド論理強算処理装置。
- 4. 前記ピットマップ海算手段(3)もまた前 紀グイナミック回路構成で構成される請求項3記 載のビットフィールド論理演算処理姿置。
- 5. 前紀論理演算手段(1)と前記マスクバタ ーン生成手段(2)のアクティブ期間、前記ピッ トマップ演算手段(3)のプリセット期間とは同 時に進行する誘求項4記載のピットフィールド論
- 6. 前記ピットマップ演算手段(3)にはマス ク処理のモードを特定するための個号が入力され、 旅ピットマップ演算手段 (3) の動作モードは該 借号に応じて変更される請求項を記載のピットフ

特部平3-129425(2)。

ィールド論理演算処理装置。

2. 命令を受けれる命令人力手段(10、16)と、 協命令人力手段(10、16)から転送される命令に 協命令人力手段(10、16)から転送される命令に 動命令人力手段(10、16)から転送される命令に 動物を受ける。 動物を受ける。 動物のではない。 動物のではない。 を生成が治療のでは、 を生成が治療のでは、 を生成が治療のでは、 をしておりに、 をからないのでは、 にない、 にない

経論理演算手段(1)の動作と並行してマスク 情報からビットマスクパターンを計算するマスク パターン生成手段(2)と、

数ピットマスクパターンに使って各ピット征置 毎に接論理演算結果または終ディストネーション データのいずれかを選択してマスクされた論語論 質結果として出力するピットマップ設算手段(3) とを具備することを特徴とするモノリシックマイ クロプロセッサ。

8 前記論理論算手段(88)、マスクパターン 生成手段(40)、およびピットマップ演算手段 (42)は、各回器ノードの電位がプリセットされ るプリセット期間と入力信号に応じた処理結果を 出力するアクティブ期間とで処理が遂行されるダイナミック回路構成にで構成され、

該論理被算手段 (38) と越マスクパターン生成 手段 (40) とのアクティブ期間は越ビットマップ 演算手段 (42) のブリセット期間に重なる請求項 7記載のモノリシックマイクロプロセッサ。

9. 胸記マスクパターン生成平段(2)はマスクデータおよびサイズデータを受け、前記ピット

股作命令によって指定される任意長のピットフィールドに対するマスクパターンを発生する請求項 7 記載のモノリシックマイクロプロセッサ。

10、前記算術論理論算與理装置 (26) は前配ビット操作命令以外の選算を実行する請求項7 記載のモノリシックマイクロブロセッサ。

11. 前記ピットフィールド論理資質処理装置 (28) と前記政術論理演算処理装置(26) とに選続されたバス手段(32,34,36) をさらに具謂し、 前記ソースデータ、ディストホーションデータ、 およびマスクされた論理演算結果は設パス手段 (32,34,36) を介して転送される関求項「記載 のモノリシックマイクロブロセッサ。

3. 発明の詳細な説明

(概 雙)

コンピュータシステムにおいて用いられる譲程 演算処理装置に関し、特に、オペランドの一部の マスク処理を伴う論理演算を行なうピットフィー ルド論理演算処理装置に関し、

マスク処理を伴う論理演算処理を1マシンサイ

クル内で完了することのできるピットフィールド 論理演算処理装置を提供することを目的とし、

ソースデータとディストネーシャンデータとの 関定された論理演算を行なって論理演算結果を出 力する論型演算手段と、お論理演算手段の動作と 並行してマスク情報からピットマスクパターンを 計算するマスクパターンと成事段と、 接ビットマ スクパターンに従って各ピット位置毎に協論理演 質結果または該ディストネーションデータのいず れかを選択してマスクされた論理演算結果として 出力するピットマップ演算手段とを具備して構成 する。

〔産業上の利用分野〕

本意明は、コンピュータシステムにおいて用いられる論理検算処理装置 (LU) に関し、特に、オペランドの一部のマスク処理を伴う論理検算を行なうピットフィールド論理検算処理数配およびそれを民働するモノリシックマイクロプロセッサに関する。

特丽平3-129425 (3)

近年の、マイクロコンピュータシステムの高速 化の要求に伴いしマンンサイクルに1つの命令を 実行することが要求されている。このため、パイ プライン処理、命令キュー、ディレイ対策等が利 用されており、マスク処理を伴う論理演算処理も しマシンサイクルで実行することが要望されている。

〔従来の技術》

コンピュータシステムにおいて、オペランドの一部をマスクした状態でAFD、0R、ECR等の論理演算処理を行なうことが要求されることがある。この場合、オペランドのうちマスク情報で指定されたビットは論理演算によっては変更されず、指定されない残りのピットのみが論理演算結果で置き換えられる。

この種の偽算は次の3つの処理を実行すること によって達成することができる。

- i) 2つのオペランドの論理演算
- 2) マスク債報からピットマスクパターンの計

(発明が解決しようとする課題)

したがって本苑明の第1の目的は、マスク処理 を伴う綺麗演算処理を1マシンサイクル内で完了 することのできるビットフィールド論理演算処理 装置を提供することにある。

また、本発明の第2の目的は、小数の図路要素で構成され、電力消費も小さいビットフィールド 論理演算処理設置を提供することにある。

本発明の第3の目的は、ビット操作を高速実行できるモノリシックマイクロブロセッサを提供すること、特に、任意長ビットフィールド媒作命令、例えば32ビットのソースデータおよびディストネーションデータ中の任意長のビットフィールドに対して指定された論照演集を行ない、その結果をディストネーション機のビットフィールドに結論する命令を、より少ないマシンサイクル数内に実行可能なモノリシックマイクロブロセッサを提供することにある。

Ή

3) ビットマスクバターンに従って論理演算結 展点たは一方のオペランドのいずれかの選択

従来、このようなマスク処理を伴う論環演算は 上記の3つの処理1)~3)にそれぞれ対応する 3つのマイクロ命令からなるマイクロブログラム に従ってコンピュータシステム内に設けられた ALU(算術論理波算処理装置)を刷御すること によって実現されている。

しかしながら、この方式では処理 1) ~3) が 酸次実行されるのでしマシンサイクル内で完了す ることができない。そのために、特定のビットを 提作する命令の実行には時間ががかっていた。特 に、任意長ビットフィールビを提作する場合には、 多くのマイクロブログラムステップが必要であり、 権敵のマシンサイクルが費やされていた。

またこれらの他に、この論理演算処理装置の設計にあたって考慮すべき事項は、論理演算処理差で 置を構成する個路要素の数と電力消費を可能な限り小さくするということである。

(課題を解決するための手段)

第1図は本発明の原理構成を変わす図である。 図において、本発明の原理構成を変わす図である。 質において、本発明のピットフィールド論 2000 変更は、ソースデータとディストネーで 2000 データとの指定された論理 500 質精果を出力する論理 500 で 2000 で 2000

前記論理演算手段1と第マスクパクーン生成手段2とは、各個路ノードの電位がブリセットされるブリセット期間と入力信号に応じた処理結果を 出力するアクティブ親間とで処理が遂行されるダイナミック国路構成にて構成されることが呼過で ***

また、前紀論選演算手段1のブリセット期間と

特朗平3~129425(4)

印配マスクパターン生成手段2のプリセット期間 とは同時に進行することがさらに好通である。

本発明のモノリシックマイクロブロセッサは、命令を受け入れる命令人力手段と、設命令を生活される命令に基いて制御は写を体強理を行なりが務論理に応答して算術論理は数数と、設めに接続されておりピット提作命令に応答しておりピットをあるステスデータとディストネーショは、からなるソースデータとディストネーショは、カーションデータの一部分のビットフィールド論理、真理を行なう前述のビットフィールド論理、真理を置とを具備することを特徴とするものである。

(作用)

論理演算手段1における論理演算とマスクバターン生成手段2におけるマスクバターンの計算と が同時に並列的に進行するので実行時間の短縮が 建成される。

また、論理論算手段1とマスクパターン生成手

送する。入出力制御部16は命令をブリフェッチし、命令ブリフェッチ部10に転送し、命令ブリフェッチ部10に転送し、命令ブリフェッチ部10に転送する。命令デコード部16はこの命令をデコードし、マイクロ命令の先頭アドレス等のデコード情報を演算制御部18に転送する。

海算制網路18はマイクロ命令の先頭アドレスを 番にマイクロ命令80M 20から順次マイクコ命令を 統出してイクロ命令レジスタ22にラッチし、ラッ チされたマイクロ命令とその他のデコード箱報に より命令実行部24を制御して、命令を実行させる。

命令変行部内24にはALD(算術論理演算処理装置) 26、ピットフィールド論理演算処理装置28等の各 種渡算器、レジスタ群30等が育り、内部パス32。 34、36によってデータのやりとりができるように なっている。

ビット操作命令、任意長ピットフィールド操作 命令等は命令デコード部16から海算制御部18へ転 送される。演算制御部18はビットフィールド強選 演算処理拡置28に対して制御信号、マスクデータ 設2とをダイナミック配路構成にて構成し、それ らのブリセット期間を同時に進行させることによ り、実行時間の短縮とともに園路要素数および消 登電力の削減が過載される。

このように構成されたビットフィールド倫理演算処理装置をモノリシックマイクロプロセッサに組み込むことによって、任意長ピットフィールド 操作命令が少ないマシンサイクル内で実行可能なモノリシックマイクロプロセッサが実現される。

(実施機)

第2 図は本発明に係るビットフィールド論理領 算処理装置を超み込んだコンピュータシステムの 一例としての単一のチップ上に形成されたモノリ シックマイクロブロセッチの破略構成を表わす図 である。

先す命会プリフェッチ部10が命令アドレスをアドレス変換部12に転送すると共に、命令プリフェッチ要求を出す。アドレス変換部12は論理アドレスを物造アドレスに変換し、入出力側御部はに転

D、およびマスクデータ入力サイズMを与えて、 命令が実行される。本実施例では決墜するように これらピット操作がしマシンサイクル内で実行可 能である。

マスクバターン生成部4Cには、マスクデータ D およびマスクデータ入力サイズMが供給され、論 預活範部38における処理と並列してマスクバター

特開平3-129425(5)

ンMP G が生成される。マスクデータ D は、例えば、それより上位または下位のビットをマスクすべきであることを指定するためのビット位置に関する情報である。マスクデータ入力サイズ M は、例えば、バイトまたはワードの様なデーク型を指定する領報である。

ディストネーションデータB、論理複算値EおよびマスクパターンMPGはピットマップ演算部42へ供給され、そこでは、マスクパターンMPCに使ってBまたはBのいずれかが各ピット毎に選択され、出力データSが形成される。

本実施例において論理演算部38、マスクパターンを成部40およびピットマスク演算節記はすべてダイナミック回路構成にて課成されている。ダイナミック回路構成の個路においては、クロック部号の側部よびアクティブ期間においては、各回路ノードの電位がプリセットを開においては、その路ノードの電位がプリセットされ、その後、アクティブ期間において人力信号に応じた演算結果が出力さ

れる。したがって、ダイナミック精政の国路における電力消費はスタティック構放の回路と比べて はるかに小さく、後述するように、回路を構成す るトランジスタ等の要素の数も比較的少ない。

東4 図(A) 機~(G) 個には第3 図に示されたビットフィールド論理演算処理装置の動作を免わすタイミングチャートが示されている。(A) 個には!マシンサンクルを構成する4 つのフェーズが示されている。(B) 個、〈C) 類、および(D) 樹は第3 図内のでLKT、CLE2 およびCLKOの波形をそれぞれ表わすものである。(E) 個、(F) 個、および(C) 簡はそれぞれ論理演算師38、マスクパターン生成部40、およびビットマップ演算 642 の動作状態を表わし、(H) 関は出力信号 Sの状態を装わしている。

フューズ!((A) 翻参照) においては、論理復 算部38およびマスクパターン生成部40に供給され るで打かしレベル((B) 欄) であるから、両者は ブリセット期間にある((E) 翻台よび(F) 関)。 したがって、論理演算部38内の各回路ノードの電

位はプリセットされ、同時に、マスクパターン生成部40内の各国路ノードの電位もプリセットされる。

フューズ | においてはでEVTがHレベルとなるので論理演算部38とマスクパターン生成部40とはアクティブ期間となり、論理演算部38は入力信号 A および P の値に応じた信号 D および P の値に応じた信号 M P G を出力する。一方、フューズ 2 において T C T で U であるから、 ピットマップ 演算部42内の各国路ノードの電位はブリセットされる。

フェーズ3においては、でUKZはHレベルとなるのでピットマップ海算器42はアクティブ期間に移行し、信号尼、MPG およびBの値に応じた演算結果がピットマップ演算部42の内部で確定する。

フューズ4においては、CL80が引レベルであるからピットマップ演算部42内に異難されるラッチ 図路44(第3図)の出力が確定し、出力信号Sを 出力する。

第5回はマスクバターン生成部40の詳細な構成の一例を表わす図である。この例では、マスクデータ人力サイズ材は表)に示す形式でデータ型を指定する情報である。

裹

						MFGMFG. D	MPG: 6-MPG23	KPG24-KFG20	
٥	0	14	4	ŀ	х	1	1	1	
0	1	ķ	7	7 }	×	×	1	1	
1	ō	7		r	x	ĸ	x	· x	

1:オールi

x : Dで決まる

例えば、M. およびM. がともに O (パイト型) であるとき、MP G の上位24ビット(MPG。~MPG。) はすべて 1 になり、MP G の下位8 ビットはマス クデータDで決まる。

マスクデータりは避2に示されるようにそのピットおよびそれより下位のピットがすべて0となるピット位置を指定する情報である。

特開平3-129425 (6)

変 2

D.	D,	D.	D,	D.	NPG.	ne.	KPG t		kP€₃,
C	Ó	0	0	0	Ű	1	1	•	1
Q	0	9	a	1	0	0	1		1
0	0	0	1	0	0	0	0		1 :
1	1	í	1	1	ò	Ó	Ó	***	ė

第6 図は論環演算部38とピットマップ演算部(2の辞報な構成の一例を表わす図である。同図において、データム、B。MPG およびSの最下位ピット(A。B。、HPG、およびS。)に関する部分のみが示されているが、それ以外のピット(A_1 。、 B_{1-21} 、 B_{1-21} 、 B_{1-21} 、 B_{1-21} 、 B_{1-21} 、 B_{1-21}

諸理演算部38は扱うに示すように下。~F,で 指定される論理演算をソースデータAとディスト ネーションデータBに対して行ない、その結果B を出力する。

			27.	δ.
F .	7,	P .	F.	į E
0	0	0	0	0
0	0	0	1	T AND A
C	0	. 3	ō	B AND A
0	0	!	1	<u> </u>
0.	1	0	0	T AND A
0	ī	- B	1	<u>ਡ</u> ੰ
0	1	1	9	S XOR A
0	1	1	Į.	T OR A
ì	o	0	0	BANDA
i	0	9	1	B XOR A
ì	0	1	0	B
1	c	1 -	ı	BORT
ı	1	0	٥	, A
1	ı	ð	1	BORA
3	1	J	Ð	BORA
1	Ł	ı	í	1

ピットマップ演算部42は対応するNPGi(i = C ~31)の論理値に従ってBi またはBi のいずれ

かの各ピットを選択する。すなわち、APGIが1で あればBi が選択され、APGIが0であれば21 が 選択される。 書い換えれば、APGIが1であるピッ ト位置については論理演算がマスクされた論理演算の結果が出力される。

(発明の効果)

以上述べたように本発明によれば、マスク処理を伴う論理演算を1マシンサイクル内で実行しうる論理演算処理装置が、構成要素の数および電力 消費の少ない関係において実現される。

4. 図面の簡単な説明

第1図は本発明の原理構成を表わず図、

第2 図は本発明に係るピットフィールド論理演算処理袋園を具備するマイクロアロセッサの一例の概略講成を表わす図、

第3回は本発明の一実施例であるビットフィールド論理演算処理装置の概略構成を表わす図、

第4日は第3日の回路の動作を説明するための タイミングチャート、

第5回は第3回のマスクパターン生成8840の詳細な構成の一例を表わず図、

第6回は第3回の論理演算部38およびビットマップ演算部42の詳細な講成の一例を表わす図、

銀7図はピットマップ演算部42の一変形例を表 わす図である。

特開平3-129425(ア)

(符号の説明)

i …論經濟算手段、"

2…マスクバターン生成手段、

3…ビットマップ演算手段、

A…ソースデータ、

B…ディストネーションデータ、

D …マスクデータ、

E…論理演算値、

T…ファンクション信号、

は…マスクデータ入力サイズ、

MPG…ピットマスクパターン、

5. 出力信号。

特許出願人

富士通妹式会社


特許出關代理人

介理士 青 木

7 E L Q M W

弁理士 山 □ 昭 之


弁理士 西、山 雅 也



本発明の原理図 第 1 図


-191-

特爾平3-129425(8)



本魔明に係るビットフィールド論理復算処理禁滞を含んで構成される モノリシックマイクロプロセックの一例の振聴図


第 2 %




本発明の一実施例の版略接成 第 3 図

-192-

沙陽平3-129425(9)




第3回中国第四部作员明**四** 第二日




-193-

特開平3-129425 (10)



籍理演算部38およびビットマップ海算部42の評価な清成 第一6 図



ビットマップ演算部42の変形 第 7 🖺

REST AVAILABLE COPY

-- 194-